TSMC-SoIC^®

TSMC-SoIC^®是創新的晶圓級前段三維積體電路（3D IC）晶片堆疊平台。TSMC-SoIC^®製造服務包括：半導體、記憶體晶片、晶圓及積體電路的客製化製造服務；新產品開發的產品研究、定製設計與測試；以及針對電子與電氣產品、半導體、半導體系統、半導體元件庫（Cell Libraries）、晶圓及積體電路的技術諮詢服務。

SoIC整合晶片後續可使用傳統封裝或嶄新的TSMC 3DFabric^®技術服務，例如CoWoS^®或TSMC-SoW™進行封裝，以支援下一世代高效能運算（High-Performance Computing, HPC）、人工智慧（Artificial Intelligence, AI）和行動應用產品。SoIC系列將推出多個演進版本以釋放更多創新，包括支援先進SoC（N2及更高製程）相容性的SoIC Gen-2製程，以及實現矽光子解決方案的緊湊通用光子引擎（Compact Universal Photonics Engine, COUPE）。台積公司將繼續追求SoIC的技術改進，並與公司的先進矽技術共同優化，以進一步提升電晶體密度、系統功耗、性能和面積（Power, Performance, and Area, PPA）和成本。

TSMC-SoIC^® 的主要特點：

1. 卓越的異質整合（Heterogeneous Integration，HI）技術

   整合不同尺寸、功能及晶圓節點技術的良率晶粒（Known Good Dies, KGDs）

   (a) 晶片分割前的系統單晶片（SoC）；(b)、(c)、(d) 多樣化的 TSMC-SoIC^® 分割小晶片與重新整合方案。

   
2. 卓越的可擴充性

   藉由創新的鍵合（Bonding）方案，TSMC-SoIC^® 技術服務可實現晶片輸入／輸出（I/O）鍵合間距的高度擴展性，以達成高密度的晶粒對晶粒（Die-To-Die）互連。此技術始於次 10 微米（Sub-10µm）的接合間距，可為高效能計算產品提供高密度互連佈線的小晶片（Chiplet）架構，其3奈米晶片堆疊技術已於2025年成功邁入量產。與目前最先進的封裝解決方案相比，短距離的晶粒對晶粒連接可實現更小的外型尺寸、更高的頻寬、更好的電源完整性（PI）、信號完整性（SI），以及更低的功耗。

3. 全面的3D系統整合

   TSMC-SoIC^® 技術服務將同質與異質的小晶片（Chiplet）整合到單一類似系統單晶片（SoC）的晶片中。這種晶片具有更小的封裝面積（Footprint）與更薄的厚度（Profile），可全面整合到CoWoS^® 和 InFO 中。從外觀看，該整合晶片與一般的系統單晶片（SoC）無異；但在內部，它嵌入了異質整合的多種功能。